Backside Power Delivery di imec

Backside Power Delivery è considerata una delle tecnologie più importanti per i futuri miglioramenti del processo IC.

Intel afferma che introdurrà la tecnologia nei prodotti il ​​prossimo anno, TSMC afferma che sarà disponibile per i suoi clienti nel 2025 e Samsung afferma che sarà utilizzata nel suo processo a 2 nm entro la fine del 2025.

Applied ha definito la tecnologia in grado di fornire l'equivalente di due generazioni di nodi di processo.

imec, pioniere della tecnologia, la descrive in questo articolo di Naoto Horiguchi ed Eric Beyne.

"I chip del futuro potrebbero rompere la tradizione di fornire energia attraverso la parte anteriore del chip: una rete di distribuzione dell'energia posteriore (BSPDN) ha mostrato chiari vantaggi in termini di prestazioni.

Sono stati ottenuti progressi significativi nell'abilitare le fasi critiche del processo, tra cui l'implementazione della barra di alimentazione interrata, l'assottigliamento estremo dei wafer e l'elaborazione nano-attraverso-Si-via.

UNrete di distribuzione dell'energia è progettato per fornire alimentazione e tensione di riferimento (ovvero VDD e VSS) ai dispositivi attivi sul die nel modo più efficiente. Tradizionalmente, è realizzato come una rete di fili metallici a bassa resistività fabbricati attraverso l'elaborazione back-end-of-line (BEOL)sul lato anteriore del wafer . La rete di distribuzione dell'energia condivide questo spazio con la rete di segnale, ovvero le interconnessioni progettate per trasportare il segnale.

Per fornire energia dal package ai transistor, gli elettroni attraversano tutti i 15-20 strati dello stack BEOL attraverso fili metallici e passaggi che diventano sempre più stretti (quindi più resistivi) quando si avvicinano ai transistor. Nel loro percorso perdono energia, con conseguente erogazione di potenza oGoccia IR quando si spegne l'alimentazione. Quando si avvicinano al transistor, cioè al livello della cella standard, gli elettroni finiscono nei binari di alimentazione e di terra VDD e VSS organizzati nello strato Mint del BEOL. Questi binarioccupare spazio al confine e tra ciascuna cella standard. Da qui, si collegano alla sorgente e al drenaggio di ciascun transistor attraverso una rete di interconnessione intermedia.

Figura 1 – Rappresentazione schematica di una tradizionale rete di fornitura di energia frontside.

Ma con ogni nuova generazione tecnologica, questa tradizionale architettura BEOL fatica a tenere il passo con il percorso di scalabilità dei transistor. Oggi le "interconnessioni di potenza" competono sempre più per lo spazio nella complessa rete BEOL e rappresentano almeno il 20% delle risorse di routing. Inoltre, i binari di alimentazione e di terra occupano un'area considerevolmente ampia a livello di cella standard,limitando ulteriormente il ridimensionamento standard dell'altezza delle celle . A livello di sistema, ildensità di potenzae la caduta IR aumentano notevolmente, costringendo i progettisti a mantenere il margine del 10% consentito per la perdita di potenza tra il regolatore di tensione e i transistor.

Una rete di distribuzione dell’energia sul retro promette di risolvere questi problemi. L'idea è quella didisaccoppiare la rete di fornitura di energia dalla rete di segnale spostando l’intera rete di distribuzione dell’energia sul retro del wafer di silicio, che oggi funge solo da supporto. Da lì, consente l'erogazione diretta di energia alle celle standard attraverso linee metalliche più ampie e meno resistive, senza che gli elettroni debbano viaggiare attraverso il complesso stack BEOL. Questo approccio promette di farlobeneficio la caduta IR, migliora le prestazioni di erogazione di potenza, riduce la congestione del routing nel BEOL e, se progettato correttamente, consente un ulteriore ridimensionamento standard dell'altezza delle celle. [1]

Figura 2 – Una rete di fornitura di energia sul retro consente di disaccoppiare l'erogazione di potenza dalla rete di segnale.

Prima di descrivere in dettaglio il flusso del processo per fabbricare una rete di distribuzione dell'energia sul retro, introduciamodue abilitatori tecnologici: binario di alimentazione sepolto (BPR) e nano-through-silicon-vias (nTSV).

BPR è un potenziatore di scalabilità tecnologica che scala ulteriormente l'altezza standard delle celle e riduce la caduta IR. Si tratta di una struttura metallica sepolta sotto i transistor, in parte all'interno del substrato di Si, in parte all'interno della trincea superficiale di ossido di isolamento. Assume il ruolo dei binari di alimentazione VDD e VSS tradizionalmente implementati nel BEOL a livello di cella standard. Questo storico passaggio dal BEOL al front-end-of-line (FEOL) consente di ridurre il numero di tracce Mint, consentendo un'ulteriore riduzione della cella standard. Inoltre, se progettato perpendicolarmente alla cella standard, le dimensioni del binario possono essere ridotte, riducendo ulteriormente la caduta IR.